IBM представила архитектуру чипов с плотностью 100 млрд транзисторов

Разработка опирается на «узел 7 ангстрем», что в современной индустрии указывает скорее на поколение технологии, чем на физический размер транзисторов. В основе Nanostack лежит вертикальное размещение: транзисторы устанавливаются друг над другом, а не только рядом. Каждый из них состоит из трех нанолистов кремния толщиной около 5 нанометров. По расчетам инженеров, такой подход дает до 50% прироста производительности или 70% экономии энергии по сравнению с 2-нм техпроцессом.

Параллельно компания представила решение проблемы масштабирования статической памяти SRAM, плотность которой в последние годы практически не росла. Благодаря шахматному расположению каналов транзисторов в битовых ячейках, инженерам удалось уменьшить их высоту на 40%. Это позволяет размещать значительно больше кэш-памяти на той же площади кристалла, что критически важно для производительности нейросетевых ускорителей.

IBM не планирует массовое производство самостоятельно, фокусируясь на передаче лицензий и технологий партнерам вроде Rapidus и Samsung. Несмотря на отсутствие конкретных сроков коммерческого внедрения, в корпорации рассчитывают, что серийный выпуск чипов на базе Nanostack начнется в ближайшие пять лет. Технология претендует на статус нового стандарта для индустрии, которая ищет способы наращивать мощность ИИ-систем без кратного увеличения энергопотребления.