Анализ Kurnal Insights показал, что чип фактически представляет собой «бутерброд» из двух слоев площадью около 120,65 мм² каждый. Верхняя часть отвечает за вычисления, нижняя — за SRAM и кэш-память. Элементы соединены массивом вертикальных межсоединений с малым шагом, что сокращает путь сигнала и снижает задержки при обмене данными между блоками.
Предположительно, Huawei и SMIC используют разные техпроцессы для сборки: вычислительный слой создается по норме N+3, а память — N+2. Такая архитектура несет как выгоды, так и риски. С одной стороны, уменьшение площади отдельных кристаллов повышает чистоту выхода годных пластин. С другой — финальная вертикальная сборка остается сложной и дорогостоящей операцией. Именно поэтому Kirin 9050 Pro пока встречается исключительно в самых дорогих флагманах компании — версиях Pro Max и RS.
Комментарии (0)
Пока нет комментариев. Будьте первым!