Чип CKD размещается непосредственно на плате модуля памяти, выполняя роль буфера между контроллером процессора и микросхемами DRAM. При достижении частот уровня 4,6 ГГц критически важными становятся параметры импеданса и задержки сигнала, на которые негативно влияют физические расстояния на материнской плате. Перенос генерации и очистки тактового сигнала непосредственно на модуль нивелирует эти помехи, обеспечивая стабильность при экстремальных скоростях передачи данных.
Новинка поддерживает спецификацию JEDEC DDR5CKD01 и совместима с широким спектром форм-факторов, включая CUDIMM, CSODIMM и современные модули CAMM. Архитектура чипа предусматривает три режима работы фазовой автоподстройки частоты и позволяет гибко настраивать параметры сигнала через программные регистры. Для достижения заявленных 9200 МТ/с, помимо установки CK01P, потребуется полная аппаратная поддержка со стороны контроллера памяти процессора, топологии материнской платы и качественных микросхем DRAM.
Комментарии (0)
Пока нет комментариев. Будьте первым!